Министерство образования Российской Федерации

Тульский государственный университет

КАФЕДРА АВТОМАТИКИ И ТЕЛЕМЕХАНИКИ

МИКРОПРОЦЕССОРНЫЕ СИТЕМЫ УПРАВЛЕНИЯ

Методические указания к выполнению

контрольно-курсовой работы

Направление: 550200 - Автоматизация и управление, 553000 - Системный анализ и управление

Специальность: 210100 - управление и информатика в технических системах, 071900 - информационные системы в технике

Тула 2001 г.

Методические указания составлены профессором Панариным В.М. и обсуждены на заседании кафедры автоматики и телемеханики факультета кибернетики, протокол ©____от <____>___________ 2001г.

Зав. кафедрой ______________________ А. А. Фомичев

Методические указания пересмотрены и утверждены на заседании кафедры автоматики и телемеханики факультета кибернетики, протокол ©____ от <____>_______________ 20___г.

Зав. кафедрой ______________________ А. А. Фомичев

I. ВВЕДЕНИЕ

Основные понятия

Микропроцессор - программно-управляемое устройство, осуществляющее процесс обработки информации и построенное на одной или нескольких БИС.

Микропроцессорная ЭВМ - это устройство, состоящее из микропроцессора, памяти, интерфейсов, пульта управления, дисплея и источника питания.

Микропроцессорный комплект - это совокупность м-ых и других интегральных схем, совместимых по конструктивно технологическому исполнению и предназначенных для совместного применения в микроЭВМ, микропроцессорах.

Однокристальные микроЭВМ - это ЭВМ в виде одной БИС, где на одном кристалле размещаются процессор, память, интерфейс.

Одноплатные микроЭВМ - микроЭВМ в виде одной платы.

МикроЭВМ с небольшими вычислительными ресурсами, ориентированная на производство простых арифметических и логических вычислений и на выполнение процедур управления различным оборудованием, называется микроконтроллером.

Микроконтроллеры проектируются на базе микропроцессорных комплектов различных серий / 580, 1801, 1810, 1816/.

Универсальность микропроцессоров определяется возможностью их разнообразного применения и обеспечивается программным управлением, позволяющим производить программную настройку микропроцессора на выполнение определенных функций, а также магистрально-модульным принципом построения.

Магистрально - модульный принцип заключается в наличии трех магистралей - шины адреса, шины данных и шины управления, и функциональных модулей, подключаемых к этим шинам.

Функциональные модули должны быть электрически совместимы по уровням сигналов.

Совокупность шины адреса, шины данных и шины управления, вторые представляют собой набор электрических проводников, называется системной шиной и показана на рис.1 прил.1. Эти проводники предназначены для подсоединения к микропроцессору различных внешних устройств, как стандартных, так и разрабатываемых потребителем для каких-либо конкретных целей.

Работа системной шины в различных режимах поясняется временными диаграммами (рис.2 прил.1). Рассмотрим работу системной шины при обращении к внешним устройствам (рис.2 в. и г.).

Для обращения ко внешним устройствам в процессоре серии К580 предусмотрены две команды: OUT - вывод и IN - ввод.

При выполнении процессором в программе команды OUT на системной шине вырабатываются сигналы согласно временной диаграмме, приведенной на рис.2 в. Сначала на шине данных выставляется адрес внешнего устройства, который определяется вторым байтом двухбайтовой команды OUT, например, при выполнении команды OUT F0 на шине адреса выставляется значение F0 в шестнадцатеричном коде. Необходимо помнить, что при обращении к внешним устройствам используется только один младший байт шины адреса. Затем процессор выставляет на шине данных содержимое аккумулятора А и вырабатывает стробирующий сигнал IOW - запись во внешнее устройство. При выполнении процессором команды IN на системной шине вырабатывается сигнал согласно диаграмме 3 г. Здесь также сначала выставляется адрес внешнего устройства, представляющий собой второй байт команды IN. Затем процессор вырабатывает сигнал IOR - чтение внешнего устройства, по этому сигналу внешнее устройство должно выработать и подать на шину данных и поддерживать все время действия сигнала IOR информацию, которая заносится затем в аккумулятор процессора.

В каждый данный момент возможен обмен информацией только между микропроцессором и одним из модулей системы.

Инициализация обмена информацией между микропроцессором и внешним устройством может осуществляться не только при выполнении команд IN и OUT, но и в режимах прерываний и прямого доступа в память.

В режиме прерываний перед началом каждой очередной команды в процессе выполнения программы процессор проверяет состояние входа INT (Прил. 1). Если на этом проводнике высокий уровень, то процессор не переходит к выполнению следующей команды, а производит следующие действия:

1. Проверяет, разрешены ли ему прерывания. Разрешение прерывания устанавливается командой ET, запрет прерываний DI. Если из двух этих команд последнее было DI, то процессор не реагирует на запрос прерывания и переходит к выполнению следующей команды. Если последней командой было EI, то процессор переходит к машинному циклу обработки прерываний.

2. При разрешении прерываний процессор выдает на шину данных байт состояния, на основе которого контроллер системной шины вырабатывает сигнал INTA (предоставления прерывания).

3. По сигналу INTA внешнее устройство вырабатывает код команды RST N, который выставляется на шину данных.

4. Процессор вырабатывает сигнал чтения внешнего устройства и считывает информацию с шины данных.

5. Процессор дешифрирует принятую команду и выполняет ее. При выполнении команды содержимого счетчика команд записывается в стек, а в счетчик команд записывается значение, определяемое выражением N*8.

6. После завершения обработки подпрограммы прерывания по команде RET извлекается старое содержимое счетчика команд из стека, и процессор приходит к выполнению основной команды.

В режиме прямого доступа к памяти все функции процессора берет на себя внешнее устройство. Этот режим используется при обмене большими объемами информации между памятью и внешним устройством без участия процессора.

При обмене в этом режиме внешнее устройство вырабатывает сигнал требования захвата шин, которое поступает на процессор. Процессор, после выполнения очередной команды переводит ША, ШД и ШУ в Z-состояние. Затем процессор вырабатывает сигнал HLDA (предоставление шины).По этому сигналу внешнее устройство переводит проводники своих ША, ШД и ШУ из Z-состояния в активный режим и осуществляет обмен информации с памятью.

После завершения обмена ВУ переводит свои шины в Z-cостояние и снимает сигнал HOLD-требования.

Процессор снимает сигнал HLDA и переводит свои шины из Z-состояния в активный режим. Во время предоставления шин внешним устройством процессор вырабатывает сигнал ожидания WAIT.

Один из способов организации обмена с внешним устройством - использование проводника READY (RDYIN). Сигнал READY перед началом выполнения очередной команды проверяется процессором, и если сигнал на этом проводнике имеет активный уровень, процессор переходит в режим ожидания при этом вырабатывается сигнал ожидания. Сигнал READY подключается к выводу готовности внешнего устройства.

Для организации режима прерываний в микропроцессорном комплекте КР580 предусмотрена микросхема КР580ВН59, реализующая до 8-ми уровней запроса на прерывание с возможностью маскирования. Эти микросхемы можно использовать в схеме каскадного включения и тогда число уровней прерывания может быть расширено до 64.

2. ЦЕЛИ И ЗАДАЧИ ВЫПОЛНЕНИЯ КОНТРОЛЬНО-КУРСОВОЙ РАБОТЫ

Контрольно - курсовая работа проводится с целью закрепления знаний лекционного курса и получения практических навыков в разработке микропроцессорных контроллеров для управления различными процессами и объектами.

Основными задачами, решаемыми студентами в ходе выполнения работы являются:

- получение задания на разработку микропроцессорного контроллера для объекта управления, определенного вариантом задания;

- выбор режима обмена информацией между процессором и объектом управления;

- выбор устройств ввода и вывода информации;

- разбиение адресного пространства контроллера;

- назначение адресов и прерываний для внешних устройств;

- построение дешифраторов памяти и внешних устройств;

- выбор элементной базы ОЗУ и ПЗУ;

- разработка структурной схемы контроллера;

- разработка функциональной схемы контроллера;

- выбор элементной базы контроллера;

- разработка принципиальной схемы контроллера;

- разработка программного модуля контроллера;

3. ОСНОВНЫЕ ТРЕБОВАНИЯ К КОНТРОЛЬНО КУРСОВОЙ РАБОТЕ

3.1. Тематика работы

Темой конрольно-курсовой работы является "Микропроцессорный контроллер". Кроме этой основной темы, могут быть предложены задания по разработке и изготовлению конкретных микропроцессорных устройств для какого-либо конкретного объекта.

3.2. Исходные данные к контрольно-курсовой работе.

Исходные данные включают:

- характеристику объекта управления, количество и вид входных и выходных сигналов;

- тип применяемого микропроцессора;

- объем ОЗУ;

- объем ПЗУ;

- характеристика устройства ввода программы и информации;

- характеристика устройства отображения информации;

3.3. Задание к контрольно-курсовой работе.

Техническое задание включает:

- описание объекта управления (электрический двигатель, нагревательная печь, химический реактор и пр. );

- количество дискретных входов - ND вх.;

- количество дискретных выходов - ND вых.;

- уровни входных дискретных сигналов Uвх0 и Uвх1;

- уровни выходных дискретных сигналов Uвых0 и Uвых1;

- количество аналоговых входов - NA вх.;

- количество аналоговых выходов - NA вых.;

- пределы изменения входного аналогового сигнала Uвх. мин и Uвх. мах;

- пределы изменения выходного аналогового сигнала Uвых. мин и Uвых. мах;

- тип применяемого микропроцессора или однокристальной микроЭВМ (КР580ВМ80А, КР1801ВМ1, КР1810ВМ86, КР1810ВМ88, КР1816ВЕ35, КР1816ВЕ48, КР1813ВЕ1);

- объем ОЗУ;

- объем ПЗУ;

- тип ОЗУ и ПЗУ;

- тип устройства ввода информации (клавиатура, тумблер, клавиши, пульт);

- тип устройства вывода информации ( дисплей, светодиоды, контрольные лампы);

Варианты заданий к контрольно-курсовой работе выдаются преподавателем.

3.4. Объем контрольно-курсовой работы.

Работа состоит из пояснительной записки объемом 30...40 страниц, включая электрические схемы.

3.5. План построения и содержания разделов пояснительной записки к контрольно-курсовой работе.

Пояснительная записка включает следующие разделы.

1.Введение.

2.Техническое задание.

3.Анализ задания и обоснование варианта решения задачи.

4.Выбор режимов обмена между процессором и объектом управления.

5. Выбор и обоснование устройств ввода и вывода .

6.Выбор и обоснование разбиения адресного пространства контроллера. Назначение адресов внешних устройств.

7.Разработка и описание структурной схемы микропроцессорного контроллера.

8.Разработка и описание функциональной схемы микропроцессорного контроллера.

9.Выбор элементной базы контроллера.

10.Разработка и описание принципиальной схемы микропроцессорного контроллера.

11.Разработка программного модуля микропроцессорного контроллера.

12.Заключение.

13.Список литературы.

3.6. Выполнение контрольно-курсовой работы.

Работа выполняется в 7 семестре. На выполнение и защиту отводится 12 недель.

График выполнения контрольно-курсовой работы.

1 неделя - Анализ задания, подбор литературы.

1 - 4 недели - Выбор режима обмена информацией между процессором и объектом управления. Разработка устройств связи с объектом.

5 неделя - Разбиение адресного пространства, назначение адресов и прерываний для внешних устройств

6 неделя - Разработка структурной схемы контроллера .

7 - 8 недели - Разработка функциональной схемы контроллера.

9 - 11 недели - Разработка принципиальной схемы контроллера.

12 неделя - Оформление пояснительной записки и защита работы.

При выполнении контрольно-курсовой работы студент посещает консультационные занятия и обязан докладывать ход выполнения работы не реже одного раза в две недели.

3.7. Сдача контрольно-курсовой работы.

При сдаче контрольно-курсовой работы студент делает краткое сообщение (5...7 минут) о существе решения поставленной задачи и полученных результатах. После сообщения студент отвечает на вопросы по содержанию работы.

Студенту, не сумевшему сдать контрольно - курсовую работ и получившему неудовлетворительную оценку, выдается новое задание, и он вновь выполняет контрольно-курсовую работу.

ЛИТЕРАТУРА.

1.С.Т.Хвощ, Н.Н.Варлинский, Е.А.Попов. Микропроцессоры и микроЭВМ в системах автоматического управления/ Л., Машиностроение, 1987 г. - 640 с.

2.Микропроцессоры и микропроцессорные комплекты интегральных микросхем. Справочник/ В 2 томах. Под ред. В.А.Шахнова. - М., Радио и связь, 1988 г.

3.Р.Холланд. Микропроцессоры и операционные системы. Краткое справочное пособие. - М., Энергоатомиздат, 1991 г.

4.Шварце Х., Хольцгрефе Г.-В. Использование компьютеров в регулировании и управлении: Пер. с нем. М.: Энергоатомиздат, 1990. - 176 с.

5.Программное обеспечение микроЭВМ. В 11 кн. Кн 1. Структура и функционирование микроЭВМ: Учеб. пособие/ Под ред. В.Ф.Шаньгина. - 2-е изд., перераб. и доп.- М.: Высш. шк., 1991. - 128 с.

6.МикроЭВМ. В 8 кн.: Практ. пособие/ Под ред. Л.Н. Преснухина. - М.: Высш. шк., 1988.

7.Папас К., Марри У. Микропроцессор 80386: Справочник Пер. с англ. - М.: Радио и связь, 1993. - 320 с.

Приложение 1

Системная шина.

Рис.2.

А15 - шестнадцать проводников шины адреса;

D0-D7 - восемь проводников шины данных;

R - чтение памяти;

W - запись в память;

IOR - чтение внешнего устройства;

IOW - запись во внешнее устройство;

INT - запрос прерывания;

INTA - предоставление прерывания;

HOLD - запрос на захват шины;

HLDA - разрешение захвата шины;

WAIT - ожидание;

READY - готовность;

RESET - сброс;

Ф2(TTL) - тактовые импульсы TTL уровня.

Временные диаграммы работы системной шины.

а) запись в память;

б) чтение памяти;

в) запись во внешнее устройство;

г) чтение внешнего устройства.

Рис.3.

Разъем системной шины макета " Электроника"

Элементы для разработки принципиальной схемы.

Рис.4.

Рис.5.

Приложение 2

СИСТЕМА КОМАНД МИКРОПРОЦЕССОРА КР580ВМ80А.

Мнемоническая

запись

Назначение

команды

Код

команды

MOV R1, R2

MOV R, M

MOV M, R

MOV M, M

Загрузка регистра R1 из регистра R2. Загрузка регистра R из памяти. Загрузка в память из регистра R.

Запись байта из памяти в память.

MVI R, b

MVI M, b

LXI B, W

LXI D, W

LXI H, W

LXI S

SPHL

LDA a

STA a

LDAX B

LDAX D

LHLD a

STAX B

STAX D

SHLD a

Загрузка регистра R байтом b.

Запись байта b в память.

Загрузка пары регистров B, C или

D, E, или H, L словом w.

Загрузка указателя стека словом w.

Загрузка указателя стека из регист-

ров H, L.

Загрузка регистра А из памяти.

Загрузка из регистра А в память.

Загрузка регистра А из памяти по адресу (B, C).

Загрузка регистра А из памяти по адресу (D, E).

Загрузка пары регистров H, L из памяти.

Запись из регистра А в память по адресу (B, C).

Запись из регистра А в память по адресу (D, E).

Запись в память из регистров H, L.

XCH B

XTHL

Обмен между парами регистров D, E и H, L.

Обмен между стеком и парой регистров H, L.

Мнемоническая

запись

Назначение

команды

Код

команды

PUSH B

PUSH D

PUSH H

PUSH PSW

POP B

POP D

POP H

POP PSW

Запись в стек содержимого пары регистров B, C или D, E или

H, L или A, F.

Загрузка из стека содержимого пары регистров B, C или D, E

или H, L или A, F.

D5 E5

CNZ a

CZ a

CNC a

CC a

CPO a

CPE a

CP a

CM a

Переход на подпрограмму по

заданному адресу, если истинно

условие (с сохранением регистра

РС в стеке).

JNZ a

JZ a

JNC a

JC a

JPO a

JPE a

JP a

JM a

Переход по заданному адресу,

если истинно условие (без сохранения регистра PC).

RNZ

RZ RNC

RPO

RPE

Возврат, если истинен тест

(адрес возврата берется из стека).

Мнемоническая

запись

Назначение

команды

Код

команды

CALL a

JMP a

RET

PCHL

Переход на подпрограмму (с запоминанием РС в стеке).

Безусловный переход.

Возврат из подпрограммы (с выборкой из стека)

Переход по адресу, содержащемуся в регистрах H, L.

RST n

Рестрат (с сохранением РС в стеке).

INR R

INR M

INX B

INX D

INX H

INX SP

Прибавление единицы в регистр Прибавление единицы в байт памяти Прибавление единицы к содержимому регистров B и C.

Прибавление единицы к содержимому регистров D и E.

Прибавление единицы к содержимому регистров H и L.

Прибавление единицы у указателю стека.

DAD B

DAD D

DAD H

DAD SP

ADD R

ADD M

ADI b

Прибавление содержимого регистров (B,C или D,E, или H,L, или регистр SP) к содержимому регистров H, L.

Прибавление в регистр A содержимого регистра R или байта памяти, или числа b.

ADC R

ADC M

ACI b

Прибавление в регистр A содержимого регистра R или байта памяти, или числа b с учетом бита переноса.

Мнемоническая

запись

Назначение

команды

Код

команды

SUB R

SUB M

SUI b

Вычитание из регистра A содержимого регистра R или байта памяти, или числа b.

SBB R

SBB M

SBI b

Вычитание из регистра A содержимого регистра R или байта памяти, или числа b с учетом бита переноса.

ANA R

ANA M

ANI b

Операция логического "И" над содержимым регистра A, с одной стороны, и содержимым регистра или байта памяти или числа.

XRA R

XRA M

XRI b

Операция исключающего "ИЛИ" над содержимым регистра A, с одной стороны и содержимым регистра R или байта памяти, или числа b.

ORA R

ORA M

ORI b

Операция "ИЛИ" над содержимым регистра A, с одной стороны, и содержимым регистра R или байтом

памяти, или числом b.

CMP R

CMP M

CPI b

Сравнение содержимого регистра A,

с одной стороны, с содержимым ре- гистра R или байта памяти, или числом b.

BE FE

CMA

CMC

STC

DAA

Дополнение регистра A. Инвертирование бита переноса. Установка бита переноса.

Десятичная коррекция регистра A.

RLC

RAL

Циклический сдвиг регистра A влево на один бит без бита переноса и с битом переноса.

RRC

RAR

Циклический сдвиг регистра A на один бит вправо без бита переноса и с битом переноса.

IN b

OUT b

Ввод байта с устройства b в регистр A.

Вывод байта на устройство b из ре- гистра A.

Разрешение прерываний.

Запрет прерываний.

HLT

NOP

Останов.

Пустая операция (нет операции).